一个从零开始写的极简、非常易懂的RISC-V处理器核。
本工程实现了PC端通过以太网udp传输图像数据至FPGA开发板,通过DDR保存,再读取DDR内存数据通过HDMI显示到显示器上。
基于zynq 7010主控的开发板,实现了两帧差法检测运动目标。
最近一年贡献:46 次
最长连续贡献:2 日
最近连续贡献:1 日
贡献度的统计数据包括代码提交、创建任务 / Pull Request、合并 Pull Request,其中代码提交的次数需本地配置的 git 邮箱是 Gitee 帐号已确认绑定的才会被统计。