登录 注册
开源 企业版 高校版 私有云 Gitee AI NEW
全部推荐项目
开源许可
MulanPSL-2.0 0BSD AFL-3.0 AGPL-3.0 Apache-2.0 Artistic-2.0 BSD-2-Clause BSD-3-Clause BSD-3-Clause-Clear BSL-1.0 CC-BY-4.0 CC-BY-SA-4.0 CC0-1.0 ECL-2.0 EPL-1.0 EPL-2.0 EUPL-1.1 EUPL-1.2 GPL-2.0 GPL-3.0 ISC LGPL-2.1 LGPL-3.0 LPPL-1.3c MIT MPL-2.0 MS-PL MS-RL MulanPSL-1.0 MulanPubL-1.0 MulanPubL-2.0 NCSA OFL-1.1 OSL-3.0 PostgreSQL UPL-1.0 Unlicense WTFPL Zlib
Verilog
全部语言 Java JavaScript HTML CSS Python Shell C C++ PHP C# TypeScript Go Objective-C Android Kotlin Ruby Assembly Swift NodeJS Perl Dart Lua Matlab 其他 Rust PowerShell HTML/CSS 微信 Scala Groovy C/C++ XSLT R QML Docker Pascal CoffeeScript FORTRAN Erlang ActionScript Emacs Lisp Smalltalk SQL Delphi TeX/LaTeX VHDL ASP Visual Basic M Clojure Common Lisp Haskell Awk LiveScript Elixir Scheme Julia 易语言 OCaml Puppet YAML AutoHotkey Ada Pawn Standard ML D XML Arduino Logos VimL Prolog 汇编 Haxe ColdFusion Vala Crystal Scilab Coq Racket Lisp Slash Eiffel eC DOT Zephir Nemerle
Stars
Stars 最新推荐 最近更新
8541732 xiaoqiangshijie 1645186461

海泥/riscv_spark

1
原创stream_core处理器核，持续更新中
Stream
原创
及时更新
Verilog
RISC-V 开发
|
1小时前

yanzengxiang/open-fpga-verilog-tutorial

1
开源FPGA Lattice的iCE40系列芯片 入门教程
Verilog
芯片开发
|
3年多前

RZJM/Miz702_HDMI

0
基于zynq的HDMI驱动,开发环境：Miz702开发板（兼容zedboard），vivado 2015.2
Verilog
智能硬件
|
8年多前
今日热门
本周热门
尼德兰的喵/project_flow
1
适用于芯片前端设计与验证工作，融合多种功能的project公共环境
lonngyue/oh
1
该库是用标准 Verilog (2005) 编写的，包含超过 25,000 行 Verilog 代码，超过 150 个单独的模块。功能示例包括：FIFO、SPI（主/从）、GPIO、高速链路、存储器、时钟电路、同步原语、中断控制器、DMA。
徐晓康/Verilog功能模块
3
Verilog功能模块
付涛/FPGA_Learning_Record
2
记录学习FPGA过程的点点滴滴！
buyaoshuohua/Sonar-acquisition-verilog
2
使用LTspice设计仿真电路，使用AD进行电路和PCB的绘制，在Quratus II平台使用Verilog语言编写下位机程序，进行16通道同步采集，使用的接口有SPI,RS485,UDP等，下位机接收上位机指令可以改变滤波范围（0-10kHz、0-15kHz、0-20kHz），动态增益（0-40dB）和启停采集，测试达到设计要求。
jxzsxsp/FPGA8051
12
通过FPGA实现的8051单片机软核处理器
liangkangnan/tinyriscv
2.8K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
xiaowuzxc/异步FIFO的纯verilog实现
33
纯verilog构建异步fifo，附带仿真脚本。读写端口各有一组时钟、读写使能、读写端口、满空指示、fifo使用量。源码结构清晰，注释完备，易于理解。
enlighten7328/OpenQinling-CPU
35
开源cpu。完全自主设计指令集
LoongsonEdu/chiplab
77
chiplab项目致力于构建基于LoongArch32 Reduced的soc敏捷开发平台
luxiangyu/CaotaiSystem
28
一只会走路、会跳舞、会写字的草太椅子
liangkangnan/tinyriscv
2.8K
一个从零开始写的极简、非常易懂的RISC-V处理器核。
lizhanpeng/risc-v-cpu
77
一个基于 RISC-V 指令集的 CPU 实现（成功移植到野火征途 PRO 开发板），以及从零开始写一个基于 RISC-V 的 RT-Thread~
lonngyue/ARM_Cortex-M3
4
在FPGA上搭建Cortex-M3软核、图像协处理器，通过OV5640采集车牌图像，实现车牌的识别与结果显示。基于Altera DE1 FPGA，依据AHB-Lite总线，将LCD1602、RAM、图像协处理器等外设挂载至M3。视频采集端，设计读写FiFo、SDRAM读写、灰度处理、二值化、VGA显示等。最终将400位宽的结果（20张车牌）存储在RAM中，通过AHB总线由M3调用并显示识别结果。
ValentineHP/FPGA视频采集
14
本项目采用黑金AX4010，OV5650，AN430，蓝牙HC05实现
LoongsonEdu/chiplab
77
chiplab项目致力于构建基于LoongArch32 Reduced的soc敏捷开发平台
徐晓康/Verilog功能模块
3
Verilog功能模块
刘泽文/STLINK_JLINK_DAPLINK_Debugger
3
STLINK_JLINK_DAPLINK_Debugger
付涛/FPGA_Learning_Record
2
记录学习FPGA过程的点点滴滴！
Tad7/单周期哈佛结构CPU
7
一个采用32 位RISC-V 指令集，覆盖整数基础指令的单周期 CPU 设计。 同时实现用C语言编写小程序，覆盖到CPU所支持的大部分指令，将c语言程序交叉编译为RISCV汇编源码，使用模拟器转为机器码并在CPU中执行，得到正确结果。
点此查找更多帮助

搜索帮助

Git 命令在线学习 如何在 Gitee 导入 GitHub 仓库
Git 仓库基础操作
企业版和社区版功能对比
SSH 公钥设置
如何处理代码冲突
仓库体积过大，如何减小？
如何找回被删除的仓库数据
Gitee 产品配额说明
GitHub仓库快速导入Gitee及同步更新
什么是 Release（发行版）
将 PHP 项目自动发布到 packagist.org
回到顶部