• 1
• 0
• 0

feifan1996/nanos-lite

• 1
• 0
• 0

feifan1996/nemu

• 1
• 0
• 0

feifan1996/abstract-machine

• 1
• 0
• 0

feifan1996/navy-apps

• 1
• 0
• 0

feifan1996/am_kernels

• 1
• 0
• 0

feifan1996/ics-pa

• 1
• 0
• 1

feifan1996/CSAPP forked from wjs/CSAPP

CSAPP中的相关lab

• 1
• 0
• 27

feifan1996/HDLGen_1 forked from wilson_chen/HDLGen

HDLGen是一个HDL生成工具，支持在Verilog里内嵌Perl或Python script来帮助快速、高效地生成期望的设计，支持Perl或者Python的所有数据结构和语法，有若干内嵌函数来提高效率，也支持Perl的扩展API(Python API扩展目前还不支持)，通过内嵌script和API来减少手动工作、提高开发效率、降低出错几率。

• 1
• 0
• 27

feifan1996/HDLGen forked from wilson_chen/HDLGen

HDLGen是一个HDL生成工具，支持在Verilog里内嵌Perl或Python script来帮助快速、高效地生成期望的设计，支持Perl或者Python的所有数据结构和语法，有若干内嵌函数来提高效率，也支持Perl的扩展API(Python API扩展目前还不支持)，通过内嵌script和API来减少手动工作、提高开发效率、降低出错几率。

• 1
• 0
• 0

feifan1996/RiscSoC

RiscSoC 是一个芯片集成项目，包含了 Cortex-M0、Cortex-M3、MIPS、RISC-V、4-BIT 等内核的 SoC 集成，部分 SoC 使用的自己设计的内核

• 1
• 0
• 2

feifan1996/SpinalHDL-Easy forked from ic-starter/SpinalHDL-Easy

A sbt/scala/SpinalHDL envirement for SpinalHDL development, even w/o internet.

• 1
• 0
• 11

feifan1996/Vostok564 forked from RPG-7/Vostok564

Vostok RV64GC SoC RV-AT's 5th Gen RISC-V SoC Solution

• 1
• 0
• 1

feifan1996/SystemVerilogAssertions forked from yuanerandlee/SystemVerilogAssertions

Examples and reference for System Verilog Assertions

• 1
• 0
• 1

feifan1996/sva_demo forked from Junkai Zhan/sva_demo

• 1
• 0
• 1

feifan1996/UVM_UART_Example forked from justin371/UVM_UART_Example

An UVM example of UART

• 1
• 0
• 4

feifan1996/My-Digital-IC-Library forked from Scxw010516/My-Digital-IC-Library

我的数字IC厂库：Verilog HDL; System Vreilog; UVM; ModelSim; Quartus II;

• 1
• 0
• 7

feifan1996/SpinalWorkshop forked from austin/SpinalWorkshop

Labs to learn SpinalHDL

• 1
• 0
• 869

feifan1996/tinyriscv forked from liangkangnan/tinyriscv

一个从零开始写的极简、非常易懂的RISC-V处理器核。

• 1
• 0
• 2

feifan1996/verilog-pcie forked from Admin/verilog-pcie

Verilog PCI express components

• 1
• 0
• 0

feifan1996/Digital-Communications-ZYNQ