wangchaosun

@wangchaosun

wangchaosun 暂无简介

组织

所有star的仓库都会放在这里。可以根据需求创建不同的星选集来管理它们。

    5 Gitee 极速下载/Vortex

    Vortex 是基于 FPGA  的 RISCV 全系统 GPGPU 处理器

    最近更新: 2天前

    546 联犀/物联网iot模块

    联犀是基于golang,gozero框架构建的SaaS云原生微服务物联网平台(iot),支持MQTT、CoAP、HTTP、TCP、阿里云、腾讯云、涂鸦云,物美等云云对接及设备协议,实现海量多样设备连接。支持多租户、多应用和项目管理,内置小程序功能,适应多样化业务场景.支持单体、集群和微服务部署,适应不同企业规模和需求。支持mysql和pgsql,满足数据存储需求,适用于智能家居、智慧楼宇...

    最近更新: 22天前

    1 yhp/verilog-mcl51

    verilog-mcl51是MCL51的使用整理,51单片机的指令集,占用资源较少。提供了SDCC编译的Makefile环境,可以轻松的和sdcc编译器对接,无缝开发。项目可以用与FPGA上配置一些外设,例如PHY芯片初始化等,也能做一些对速度要求不高的算法,比如通用的温控。

    最近更新: 1个月前

    16 红烧猎人/EnianBlog 团队博客 (E念博客)

    Go语言Beego框架开发的一款团队博客,个人博客程序。支持多用户、文章管理、分类、标签、搜索等。

    最近更新: 2个月前

    2 史峰/Super Scalar RISCV CPU

    SSRV (Super-scalar RISC-V) - Super-scalar Out-of-Order (OoO) RV32IMC CPU core, 6.4 CoreMark/MHz.

    最近更新: 4个月前

    2 Piyo/soc_reg_gen寄存器脚本

    soc_reeg_gen脚本主要实现基于寄存器表单生成verilog代码的功能。

    最近更新: 5个月前

    2 lvzhengde/xge-ptpv2

    用于10G以太网的PTPv2硬件引擎设计,Verilog HDL描述

    最近更新: 9个月前

    3 lvzhengde/any-point-dft

    Algorithm and VLSI implementation of any point DFT/FFT-Matlab/C/Verilog

    最近更新: 9个月前

    6 尼德兰的喵/genReg-RTL-RAL

    芯片前端设计验证 根据excel的寄存器描述,生成对应的RTL和RAL

    最近更新: 10个月前

    2 史峰/simtight

    Synthesisable SIMT-style RISC-V GPGPU

    最近更新: 11个月前

搜索帮助